PCB LAYOUT三種特殊走線技巧[ 11-04 10:25 ]

下面從直角走線，差分走線，蛇形線三個方面來闡述PCB LAYOUT的走線：

PCB布局設(shè)計檢視要素布局的DFM要求[ 11-04 10:21 ]

1 已確定優(yōu)選工藝路線，所有器件已放置板面。    　　2 坐標(biāo)原點為板框左、下延伸線交點，或者左下邊插座的左下焊盤。    　　3 PCB實際尺寸、定位器件位置等與工藝結(jié)構(gòu)要素圖吻合，有限制器件高度要求的區(qū)域的器件布局滿足結(jié)構(gòu)要素圖要求。    　　4 撥碼開關(guān)、復(fù)位器件，指示燈等位置合適，拉手條與其周圍器件不產(chǎn)生位置干涉。    　　5 板外框平滑弧度197mil，或者按結(jié)構(gòu)尺寸圖設(shè)計。   

通孔插裝PCB的可制造性設(shè)計[ 11-04 10:20 ]

對于電子產(chǎn)品設(shè)計師尤其是線路板設(shè)計人員來說，產(chǎn)品的可制造性設(shè)計(Design For Manufacture，簡稱DFM)是一個必須要考慮的因素，如果線路板設(shè)計不符合可制造性設(shè)計要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計的產(chǎn)品根本無法制造出來。目前通孔插裝技術(shù)(Through Hole Technology，簡稱THT)仍然在使用，DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。

PCB設(shè)計中基板產(chǎn)生的問題及解決方法[ 11-04 10:19 ]

在PCB設(shè)計過程中基板可能產(chǎn)生的問題主要有以下幾點

有關(guān)電路板焊接缺陷的主要原因[ 11-04 10:19 ]

電路板孔可焊性不好，將會產(chǎn)生虛焊缺陷，影響電路中元件的參數(shù)，導(dǎo)致多層板元器件和內(nèi)層線導(dǎo)通不穩(wěn)定，引起整個電路功能失效。所謂可焊性就是金屬表面被 熔融焊料潤濕的性質(zhì)，即焊料所在金屬表面形成一層相對均勻的連續(xù)的光滑的附著薄膜。影響印刷電路板可焊性的因素主要有

PCB 布板時的ESD保護(hù)設(shè)計[ 11-02 17:42 ]

來自人體、環(huán)境甚至電子設(shè)備內(nèi)部的靜電對于精密的半導(dǎo)體芯片會造成各種損傷,例如穿透元器件內(nèi)部薄的絕緣層;損毀MOSFET和CMOS元器件的柵極;CMOS器件中的觸發(fā)器鎖死;短路反偏的PN結(jié);短路正向偏置的PN結(jié);熔化有源器件內(nèi)部的焊接線或鋁線。為了消除靜電釋放(ESD)對電子設(shè)備的干擾和破壞,需要采取多種技術(shù)手段進(jìn)行防范。

使用參數(shù)化約束進(jìn)行PCB設(shè)計[ 11-02 17:41 ]

如今PCB設(shè)計考慮的因素越來越復(fù)雜，如時鐘、串?dāng)_、阻抗、檢測、制造工藝等等，這經(jīng)常使得設(shè)計人員要重復(fù)進(jìn)行大量的布局布線、驗證以及維護(hù)等工作。參數(shù)約束編輯器能將這些參數(shù)編到公式中，協(xié)助設(shè)計人員在設(shè)計和生產(chǎn)過程中更好地處理這些有時甚至還會互相對立的參數(shù)。

水平電鍍在pcb工藝當(dāng)中的體現(xiàn)[ 11-02 17:38 ]

PCB制造向多層化、積層化、功能化和集成化方向迅速的發(fā)展。促使印制電路設(shè)計大量采用微小孔、窄間距、細(xì)導(dǎo)線進(jìn)行電路圖形的構(gòu)思和設(shè)計，隨著微電子技術(shù)的飛速發(fā)展。使得PCB制造技術(shù)難度更高，特別是多層板通孔的縱橫比超過5：1及積層板中大量采用的較深的盲孔，使常規(guī)的垂直電鍍工藝不能滿足高質(zhì)量、高可靠性互連孔的技術(shù)要求。

PCB飛針測試的原理和相關(guān)方法[ 11-02 17:36 ]

接觸過PCB抄板的工程師都知道PCB板測試是PCB抄板過程中很重要的一個環(huán)節(jié)，為了提高PCB板測試的效率，于是出現(xiàn)了PCB飛針測試，下面我們來簡單的了解下飛針測試的原理以及相關(guān)方法與步驟。